一、I2S总线概念
音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。对于设备和生产厂家 来说，标准化的信息传输结构可以提高系统的适应性。I2S(Inter—IC Sound)总线, 又称 集成电路内置音频总线，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专门用于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真。
二、I2S总线工作原理：
I2S总线拥有三条数据信号线：
1、SCK: (continuous serial clock) 串行时钟，也叫位时钟（BCK）。
对应数字音频的每一位数据，SCK都有1个脉冲。SCK的频率=2×采样频率×采样位数。
2、WS: (word select) 字段（声道）选择 又叫LRCLK。
用于切换左右声道的数据。WS的频率＝采样频率。命令选择线表明了正在被传输的声道。WS为“1”表示正在传输的是左声道的数据。 WS为“0”表示正在传输的是右声道的数据。
WS可以在串行时钟的上升沿或者下降沿发生改变，并且WS信号不需要一定是对称的。在从属装置端，WS在时钟信号的上升沿发生改变。WS总是在最高位传输 前的一个时钟周期发生改变，这样可以使从属装置得到与被传输的串行数据同步的时间，并且使接收端存储当前的命令以及为下次的命令清除空间。
3、SD: (serial data) 串行数据 又叫DIN和DOUT。
用二进制补码表示的音频数据。 I2S 格式的信号无论有多少位有效数据，数据的最高位总是被最先传输(在WS变化(也就是一帧开始)后的第2个SCK脉冲处)，因此最高位拥有固定的位置，而最 低位的位置则是依赖于数据的有效位数。也就使得接收端与发送端的有效位数可以不同。如果接收端能处理的有效位数少于发送端，可以放弃数据帧中多余的低位数 据；如果接收端能处理的有效位数多于发送端，可以自行补足剩余的位(常补足为零)。这种同步机制使得数字音频设备的互连更加方便，而且不会造成数据错位。 为了保证数字音频信号的正确传输，发送端和接收端应该采用相同的数据格式和长度。当然，对I2S格式来说数据长度可以不同。
4、串行数据SDATA，就是用二进制补码表示的音频数据。有时为了使系统间能够更好地同步，还需要另外传输一个信号MCLK，称为主时钟，也叫系统时钟（Sys Clock），是采样频率的256倍或384倍。
三、I2S总线在手机中的应用：
先上图：
解释一下总线的意思：
I2S_AP_TO_CODEC_MCLK_R
CPU到音频的主时钟I2S总线
I2S_AP_TO_CODEC_MSP_BCLK
CPU到音频的位时钟I2S总线
I2S_AP_TO_CODEC_MSP_LRCLK
CPU到音频的声道时钟I2S总线
I2S_CODEC_TO_AP_MSP_DIN
音频到CPU的主数据线输入I2S总线
I2S_AP_TO_CODEC_MSP_DOUT
CPU到音频的数据输出I2S总线
I2S_AP_TO_BT_BCLK
CPU到蓝牙电路的位时钟I2S总线
I2S_AP_TO_BT_LRCLK
CPU到蓝牙电路的声道时钟I2S总线
I2S_BT_TO_AP_DIN
蓝牙电路到CPU的数据输入I2S总线
I2S_AP_TO_BT_DOUT
CPU到蓝牙电路的数据输出I2S总线
I2S_MAGGIE_TO_AP_L26_CODEC_BCLK
协处理器到cpu音频的位时钟I2S总线
I2S_MAGGIE_TO_AP_L26_CODEC_LRCLK
协处理器到cpu音频的声道时钟I2S总线
I2S_MAGGIE_TO_AP_DIN
协处理器到cpu的数据输入I2S总线
I2S_AP_TO_MAGGIE_DOUT
cpu到协处理器的数据输出I2S总线
I2S_BB_TO_AP_BCLK
基带CPU到主CPU的位时钟I2S总线
I2S_BB_TO_AP_LRCLK
基带CPU到主CPU的声道时钟I2S总线
I2S_BB_TO_AP_DIN
基带CPU到主CPU的数据输入I2S总线
顺便解释几个英文缩写含义：
DSP 数字信号处理器
I2S InterIC Sound Bus 音频总线
MCLK中的M是Master的缩写,主设备的意思。
SLAVE 是从设备的意思。
BT 是BLUETOOTH的缩写，蓝牙的意思。