NAND Flash闪存早已经进入3D时代，并且堆叠层数在不断攀升，去年美光的232层NAND Flash已经量产，这也使得3D NAND Flash容量比相比2D时代得到了大幅的提升，并且单位bit的成本也在快速降低。相比之下，DRAM内存还停留在2D，这也使得其单位bit成本降低幅度很缓慢。
近日，美国NEO半导体（NEO Semiconductor）公司宣布公布了全球首款3D DRAM技术，旨在解决内存容量密度提升的瓶颈。
NEO半导体公布3D X-DRAM技术：230层堆栈，容量提升8倍！
据了解，NEO半导体是美国一家存储芯片技术公司，此前就宣布推出3D X-NAND闪存，号称解决了TLC、QLC闪存的性能及耐用性问题，第一代顺序写入速度为1600MBps，第二代为3200MBps。
NE O半导体这次公布的3D X-DRAM技术号称是全球首款3D DRAM技术，可以将DRAM带入3D时代，希望成为DRAM行业的游戏规则改变者。
根据NEO半导体公布的资料显示，其3D X-DRAM具有基于无电容器浮栅极 (FBC) 技术的类 3D NAND DRAM 单元阵列结构。这种 FBC浮栅极技术使用一个晶体管和零个电容器将数据存储为电荷。NEO半导体表示它可以使用当前的 3D NAND 类工艺制造，并且只需要增加一层光罩掩模来定义位线孔并在孔内形成垂直结构，这提供了一种高速、高密度、低成本和高产量的制造解决方案。
NEO公司承诺，2025年推出的第一代3D X-DRAM就可以做到230层堆栈，核心容量128Gb，而当前2D DRAM内存的核心容量还在16Gb，实现了8倍容量。
此外，NEO半导体公司还提出了每10年将3D X-DRAM容量提升8倍的目标，预计到2035年的时候将推出1Tb核心容量的3D X-DRAM，相比现在总计64倍容量提升。 按照NEO的说法，未来的内存不仅轻松TB容量 起步，追上SSD硬盘也很容易，要知道当前3D闪存的核心容量也就512Gb到1Tb。
NEO半导体公司联合创始人兼首席执行官 Andy Hsu 乐观地表示：“3D X-DRAM 将是半导体行业未来绝对的增长动力。”
资料显示，Andy Hsu于1995 年从伦斯勒理工学院获得硕士学位后，在一家未命名的半导体初创公司工作了 16 年。他于 2012 年 8 月创立了 NEO半导体，并拥有 12 项专利。NEO半导体本身拥有23项专利。
Andy Hsu补充说：“今天我可以自信地说，NEO半导体正在成为 3D DRAM 市场的明显领导者。与当今市场上的其他解决方案相比，我们的发明非常简单，制造和规模化成本更低。通过我们的 3D X-DRAM，业界有望每10年实现8倍的密度和容量提升。”
NEO半导体表示，3D X-DRAM 是解决由下一波 AI 应用（例如 ChatGPT）驱动的对高性能和大容量DRAM存储器半导体的需求增长所必需的。
营销咨询服务公司 Network Storage Advisors 的总裁 Jay Kramer 也表示：“从 2D 架构发展到 3D 架构已经为 NAND 闪存带来了引人注目且极具价值的优势，因此在整个行业范围内推动 DRAM 的类似发展是非常可取的。NEO Semiconductor 的创新 3D X-DRAM 允许内存行业利用当前的技术、节点和工艺来增强具有类似 NAND 的 3D 架构的 DRAM 产品。”
不过NEO公司的问题在于他们自己没有晶圆厂，因此3D X-DRAM投入生产还要靠合作，他们计划寻找授权厂商，包括三星、SK海力士、美光、西数、铠侠等都有可能。
另外，NEO半导体没有披露其融资情况，LinkedIn 上只显示有两名高管的信息：联合创始人 Andy “Fu Chang” Hsu 和工程副总裁 Ray Tsay。两人都曾在一家半导体初创公司工作。虽然未透露具体的公司名称，但可能是Aplus Flash Technology。这两位联合创始人在创立Neo 半导体之前分别从事NOR flash，EEPROM和NVSRAM 16年和11年。据说Andy Hsu拥有100多项专利。LinkedIn 列出了NEO半导体的第三名员工是Hong Cui，但将他列为NEO半导体的工程师。
资料显示，NEO半导体 相关的 3D X-DRAM 专利申请已于 4 月 6 日与美国专利申请一同公布。 Fu Chang Hsu 的美国专利 20230106561，2022 年 9 月 30 日申请，标题为 3D 存储单元和阵列架构。 其摘要指出： “公开了一种使用浮栅单元实现 DRAM 的新型 3D 阵列结构。 阵列结构采用类似于3D NAND闪存的深沟槽工艺形成。 因此，可以实现超高密度 DRAM。 ”
NEO半导 体的3D DRAM技术是否可行？
相对于3D NAND Flash快速发展来说， DRAM 在2D 平面时代多年来仍 停滞不前。虽然 英特尔的 Optane 3D XPoint 等存储级内存技术被开发出来，可以提供接近 DRAM 的速度，成本也可以更接近 NAND。但 Optane 之所以失败， 是因为它的成本因产量无法快速放大而居高不下，而且其非易失性存储器的编程复杂度也太高。
通过堆叠 DRAM 单元是降低 DRAM 成本和提高芯片密度的明显架构方法。然而这很困难，初创公司NEO半导体认为它已经找到了一种方法，可以通过其 3D X-DRAM 技术实现这一目标。
那么NEO半导 体有可能成功吗？对此，外媒blocksandfiles采访了 Objective Analysis 的内存半导体行业分析师 Jim Handy，分享了 他是如何看待 3D DRAM 技术的。
Jim Handy表示：“3D NAND ‘Punch & Plug’ 方法现在已广为人知，因此只要不使用任何新材料，使用此工艺的 DRAM 应该能够快速量产。英特尔曾在 2020 年 IEDM 论文中展示了类似的内容。
“英特尔方法的唯一缺点是它使用了掺杂的 HfO（氧化铪）反铁电层，该层在半导体中并未广泛使用。这使得它的制造有点困难，仅仅是因为它不完全在生产车间的控制之下。我相信它类似于德国铁电存储器公司（FMC）正在努力开发成生产工艺的HfO。德累斯顿大学的 NaMLab 于 2011 年发现了 HfO 的铁电特性，在过去的 12 年中，其衍生的 FMC 一直致力于控制它。在您尝试实际制造它们之前，事情总是看起来很容易！”Jim Handy说到。
Blocks & Files： 你对这项技术和NEO半导体公司有公开的看法吗？
Jim Handy：近几年来，NEO半导体一直在闪存峰会上推广一种新颖的 NAND 闪存概念。它使用位线的固有电容作为 DRAM 电容器来极大地加速 NAND 闪存的性能。我还不知道有任何商业产品利用了这项技术。至于DRAM技术，我只知道新闻稿里说的。
Blocks & Files：其声称能够在2030-2035年期间拥有能够生产1Tbit DRAM芯片的技术进步是否合理？
Jim Handy：只要这是一个具有生产价值的工艺，如果使用众所周知的材料和完善的 3D-NAND 工艺，就没有理由不早于这个时间点来构建 terabit DRAM。如果涉及新材料，那么使它们具有生产价值的挑战将使前景更难以预测。
Blocks & Files：如果 3D X-DRAM 技术可行，它能否像 3D NAND 帮助降低 NAND 的每bit成本一样降低 DRAM 的每比特成本？
Jim Handy：DRAM 的扩展速度已经显着放缓，任何可以成倍增加 DRAM 密度的低成本突破都将加速 DRAM 的每bit成本的下降速度。
Blocks & Files： 8 倍密度的 DRAM 芯片是否会淹没 x86 插槽接口，并且比服务器 DIMM 更广泛地用于 HBM 和 CXL 访问的远程内存？
Jim Handy：计算机永远不会有足够的 DRAM。如果 DRAM 是免费的，并且如果它的引脚电容不会减慢总线速度，那么每个人的使用量都会比现在多得多。相反，现在添加 DRAM 是一件成本高昂的事情，添加到任何一个通道的芯片/封装越多，运行该通道的速度就越慢，因此设计人员通常将自己限制在每个通道只有一个或两个 DIMM。
换句话说：成本是一个限制器，而 DRAM 封装数量是一个限制器。8 倍密度的 DRAM 不仅可以显着降低成本，而且还可以支持非常大的 DRAM 阵列，具有与当今计算机已经处理的相同的封装数量和电容。
另一个优势是更高密度的 DRAM 每瓦提供更多的内存。数据中心存在 DRAM 的功耗和散热问题，因此这对他们来说也是一大优势。
面对外界的一些质疑， Andy Hsu 在 Linkedin 的一篇帖子 中评论说： “ 2000-2010 年的早期二维浮栅单元出现了 一些问题，尤其是当单元尺寸缩小时，浮栅变小了。 与 DRAM 可以将电容器做得更高以保持相同的电容器尺寸不同，2D浮栅单元无法增加电容器尺寸。 最近，许多研究已经通过使用异质结构或多晶硅晶粒边界等新机制进行存储，并显示出出色的数据保留能力。 此外，3D浮栅单元的尺寸（直径 >100 nm）比 2D浮栅单元大得多，这为电荷存储提供了足够的电容。NEO 公布的3D DRAM单元结构只是基本形式， 真实结构可能包含其他特征。 我们将在 FMS 2023 中披露更多细节。 ”
编辑：芯智讯-浪客剑 资料来源：Blocks & Files